参与一生一芯期间所做的小项目

使用`scala`和`chisel3`实现CPU核心

如何将ChiselGeneratorAnnotation生成的verilog放在指定的文件夹中，而不是根目录
- 在运行TopMain是加上参数--target-dir %outdir%
- 例如，我希望输出目录是build/ 那么添加参数--target-dir build即可

Name		Name	Last commit message	Last commit date
Latest commit History 152 Commits
ThirdParty		ThirdParty
project		project
src		src
.gitignore		.gitignore
.gitmodules		.gitmodules
Readme.md		Readme.md
build.sbt		build.sbt
build.sh		build.sh
myinfo.txt		myinfo.txt